To Iνστιτούτο Πληροφορικής του Ιδρύματος Τεχνολογίας και Έρευνας απευθυνόμενο σε καθηγητές Πληροφορικής Β/θμιας εκπαίδευσης διοργανώνει εκδήλωση/ομιλία που αφορά στη διδασκαλία των ψηφιακών συστημάτων και στις σύγχρονες τάσεις του τομέα της Αρχιτεκτονικής Υπολογιστών, με ομιλητή τον Μανόλη Κατεβαίνη, Καθηγητή του Τμήματος Επιστήμης Υπολογιστών του Πανεπιστημίου Κρήτης. Η διοργάνωση γίνεται σε συνεργασία με το Σύλλογο καθηγητών Πληροφορικής Ανατολικής Κρήτης και τον Τομέα Πληροφορικής 2ου ΣΕΚ Ηρακλείου και φιλοδοξεί να αποτελέσει ένα παράδειγμα προς μίμηση και για άλλους ερευνητικούς τομείς ενδιαφέροντος για τους εκπαιδευτικούς. Η ενέργεια εντάσσεται στις δραστηριότητες του ΙΤΕ επαφής με το ευρύ κοινό και ειδικότερα με την εκπαιδευτική κοινότητα, για την οποία ήδη υλοποιεί προγράμματα επισκέψεων σχολείων στις εγκαταστάσεις του.
Στο πρώτο μέρος της ομιλίας, θα παρουσιαστεί ο τρόπος διδασκαλίας του μαθήματος ψηφιακών κυκλωμάτων στο α’ εξάμηνο του Τμήματος Επιστήμης Υπολογιστών του Πανεπιστημίου Κρήτης, όπου μέσω απλών ασκήσεων και εργαστηριακών πρωτοτύπων, οι φοιτητές κατανοούν τις βασικές έννοιες, ξεκινώντας από τους διακόπτες και συνεχίζοντας μέχρι τα βασικά στοιχεία (πολυπλέκτες, flip-flop, μνήμες, αθροιστές), στοιχεία που αρκούν, για να φτιάξουν οι ίδιοι έναν απλό υπολογιστή, ικανό να εκτελέσει όλα τα προγράμματα. Οι ιδέες αυτές είναι τόσο απλές που θα μπορούσαν να διδάσκονται σε μαθητές Γυμνασίου ή Λυκείου, και μερικές από αυτές ακόμα και σε μαθητές Δημοτικού. Στο δεύτερο μέρος της ομιλίας, θα παρουσιαστεί η σύγχρονη έρευνα σε Αρχιτεκτονική Υπολογιστών, που αφορά στη μεγιστοποίηση της επίδοσης για δοσμένη κατανάλωση ενέργειας και κόστος κατασκευής, χρησιμοποιώντας αφενός ιεραρχίες μνημών (από τους καταχωρητές στις κρυφές στην κεντρική μνήμη και στους δίσκους) και αφ’ ετέρου παράλληλη εκτέλεση πολλαπλών εργασιών, κατάλληλα συγχρονισμένων (pipelining, πολλαπλοί ομοειδείς επεξεργαστές, πολυ-πύρηνοι επεξεργαστές).
Στο τέλος της εκδήλωσης θα ακολουθήσει συζήτηση για τη διδασκαλία της Πληροφορικής στη Β/θμια εκπαίδευση.
Manolis G.H. Katevenis received his Ph.D. degree in Computer Science from the University of California, Berkeley, in 1983. From January 1984 to March 1985 he was Assistant Professor of Computer Science at Stanford University, Stanford, California, USA. Since September 1985, he is with the University of Crete, Dept. of Computer Science, where he is currently a Professor; according to an Award by the Secretary General of the Region of Crete in 2003, Katevenis is recognized as one of the three Principal Organizers of this Department. Since 1985, he is also with the Institute of Computer Science (ICS), FORTH, Heraklion, Crete, where he is currently Deputy Director, and the Head of the Computer Architecture and VLSI Systems Laboratory. Katevenis was, in 2003-2004, a founding partner of HiPEAC, the European Network of Excellence on High-Performance and Embedded Architecture and Compilation, where he is now a member of the Steering Committee and coordinator of Interconnection Networks Architecture; he is considered among the leading European Computer Architects, and recognized as the "father" of this field in his country, Greece. Katevenis' key contributions in RISC architectures, interconnection networks, and interprocessor communication have appeared in more than 80 publications, and have received more than 1500 citations, with an h-index of 20 (April 2011). He has been principal investigator for 20 R&D projects, with a total budget of 8.3 Million Euro. Katevenis has been on the Technical Program Committees (PC's) or in other leading roles for more than 40 international conferences, he has given more than 60 conference talks and invited lectures, he has taught 16 different courses (8 of them graduate), having developed at least 5 of them, and he has supervised 40 graduate theses, with some of the currently most prominent Greek computer architects being alumni of his.
His interests are in: Scalable Multicore Systems - Interprocessor Communication and Memory Architecture; Interconnection Network Architecture; Packet Switch Architecture; Computer Architecture; and VLSI Systems.
